Организация вычислительных систем


SIMD-расширения архитектуры IA-32 - часть 2


Развитием идеи SIMD для вещественных чисел стала технология SSE (Streamed SIMD Extensions), впервые представленная в процессорах Pentium III. Блок SSE дополняет технологию MMX восемью 128-битными регистрами XMM0-XMM7 и 32-битным регистром управления и состояния MXCSR. Регистры XMM0-XMM7 независимы, т.е., в отличие от регистров MM0-MM7, не отображаются ни на какие другие регистры процессора. Инструкции SSE оперируют 128-битным типом данных - "упакованные одинарной точности" (4 х 32 бит), содержащим 4 вещественных числа в формате IEEE-754 single precision. Инструкции SSE могут выполнять операции над "пакетами" вещественных чисел, т. е. одна инструкция выполняет операцию над пакетом из четырех пар вещественных чисел (рис. 6.1).

Схема работы инструкции ADDPS (сложение "пакетов")

Рис. 6.1.  Схема работы инструкции ADDPS (сложение "пакетов")

В МП Pentium 4 была представлена технология SSE2, дополняющая SSE новыми типами данных и новыми инструкциями. Инструкции SSE2 также оперируют 128-битными регистрами XMM0-XMM7, но при этом добавлены пять новых типов данных:

  • упакованные двойной точности (2 х 64 бит IEEE-754 double precision);
  • упакованные байты (16 x 8 бит);
  • упакованные слова (8 х 16 бит);
  • упакованные двойные слова (4 х 32 бит);
  • упакованные четверные слова (2 х 64 бит).

Все команды MMX, SSE и SSE2 доступны в любом режиме работы процессора: реальном, защищенном, виртуальном.




Начало  Назад  Вперед



Книжный магазин